408计算机组成原理真题——存储系统选择题

2009年

【2009年题14】 14. 某计算机的 Cache 共有 16 块，采用 2 路组相联映射方式（即每组 2 块）。每个主存块大小为 32B，按字节编址。主存 129 号单元所在主存块应装入到的 Cache 组号是______。
 A. 0  B. 1  C. 4  D. 6

解析：
由于 Cache 共有 16 块，采用 2 路组相联，因此共分为 8 组，组号为 0，1，2，…，7。主存的某一字块按模 8 映射到 Cache 某组的任一字块中，即主存的第 0，8，16，…字块可以映射到 Cache 第 0 组的任一字块中。每个主存块大小为 32 字节，故 129 号单元位于第 4 块主存块（注意是从 0 开始），因此将映射到 Cache 第 4 组的任一字块中。

【2009年题15】
15. 某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 2K×8 位的 ROM 芯片和 4K×4 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是______。
 A. 1、15  B. 2、15  C. 1、30  D. 2、30

解析：
首先确定 ROM 的个数，ROM 区为 4KB，选用 2K×8 位的 ROM 芯片，需要 (4K×8)/(2K×8) = 2 片，采用字扩展方式；RAM 区为 60KB，选用 4K×4 位的 RAM 芯片，需要 (60K×8)/(4K×4) = 30 片，采用字和位同时扩展方式。

2010年

【2010年题15】
15. 假定用若干 2K×4 位的芯片组成一个 8K×8 位的存储器，则地址 0B1FH 所在芯片的最小地址是______。
 A. 0000H  B. 0600H  C. 0700H  D. 0800H

解析：
用 2K×4 位的芯片组成一个 8K×8 位存储器，共需 8 片 2K×4 位的芯片，分为 4 组，每组由 2 片 2K×4 位的芯片并联组成 2K×8 位的芯片，各组芯片的地址分配如下：
第一组（2 个芯片并联）：0000H～07FFH。
第二组（2 个芯片并联）：0800H～0FFFH。
第三组（2 个芯片并联）：1000H～17FFH。
第四组（2 个芯片并联）：1800H～1FFFH。
地址 0B1FH 所在的芯片属于第二组，故其所在芯片的最小地址为 0800H。

【2010年题16】
16. 下列有关 RAM 和 ROM 的叙述中，正确的是______。
 I. RAM 是易失性存储器，ROM 是非易失性存储器
 II. RAM 和 ROM 都采用随机存取方式进行信息访问
 III. RAM 和 ROM 都可用作 Cache
 IV. RAM 和 ROM 都需要进行刷新
 A. 仅 I 和 II  B. 仅 II 和 III  C. 仅 I、II 和 IV  D. 仅 II、III 和 IV

解析：
RAM（分为 DRAM 和 SRAM）断电后会失去信息，而 ROM 断电后不会丢失信息，它们都采用随机存取方式（注意，采用随机存取方式的存储器并不一定就是随机存储器）。Cache 一般采用高速的 SRAM 制成，而 ROM 只可读，不能用作 Cache，III 错误。DRAM 需要定期刷新，而 ROM 不需要刷新，故 IV 错误。

【2010年题17】 下列命中组合情况中，一次访存过程中不可能发生的是________。

A. TLB 未命中，Cache 未命中，Page 未命中

B. TLB 未命中，Cache 命中，Page 命中

C. TLB 命中，Cache 未命中，Page 命中

D. TLB 命中，Cache 命中，Page 未命中

解析：

Cache 中存放的是主存的一部分副本，TLB（快表）中存放的是 Page（页表）的一部分副本。在同时具有虚拟页式存储器（有 TLB）和 Cache 的系统中，CPU 发出访存命令，先查找对应的 Cache 块。

1）若 Cache 命中，则说明所需内容在 Cache 内，其所在页面必然已调入主存，因此 Page 必然命中，但 TLB 不一定命中。

2）若 Cache 不命中，并不能说明所需内容未调入主存，和 TLB、Page 命中与否没有联系。但若 TLB 命中，Page 也必然命中；而当 Page 命中，TLB 则未必命中，故 D 不可能发生。

主存、Cache、TLB 和 Page 的关系如下图所示。